如果您曾经设计过包含高速电路、高功耗、EMI 问题或以上几点兼而有之的 PCB，除非使用计算机仿真，否则您只有两个选择:采取过度设计的方法避开麻烦，或者屏气凝神，祈求好运。多数人选择了前者。 然而，对 PCB 采取过度设计固然能够消除信号完整性、电源完整性、EMI 或不可接受的热效应等问题，却 给产品增加了很多不必要的成本。更糟糕的是，这种方法也有不奏效的时候，那时您将不得不重新设计电路板。PADS的独到之处在于，它与功能强大但却简单易用的 HyperLynx® 仿真和分析工具紧密集成。HyperLynx 具有很强的可扩展性，其中一些功能已内置到 PADS 中，另有一些功能需要额外的许可方可使用。

任何时候，即使在设计的早期阶段，用户都可以将原理图和 Layout 导入到 HyperLynx 中分析潜在的问 题。HyperLynx 包含多种工具，可提供信号完整性分析、电源完整性分析、热问题分析、EMI 分析、混合 信号分析，以及完整的电气设计规则检查。此外，HyperLynx 还非常易学易用。DDR 和 SERDES 仿真等许多功能还提供了向导来引导您完成操作过程。 PADS 搭配使用的各种 HyperLynx 功能。有了 PADS 和 HyperLynx，就意味着您的产品 能够一次设计成功。

电源完整性

HyperLynx PI 能以最快的速度获得准确的结果。高标准的 PCB 设计往往要求在同一块电路板上使用几种有 时甚至几十种不同的电压。这意味着电源平面是支离破碎的，可能会造成电流密度热点或增加整个平面 的电压降。不仅如此，小幅度的电压(1.2 伏或更低)还意味着噪声容限非常小。因此，凭借过往的“经 验法则”已经无法确保电路板电源的完整性。通过与 PADS 的紧密集成，电源完整性分析功能进一步简化了 这一过程。

设置向导

鉴于 PI 分析的复杂度很高，HyperLynx PI 提供了简单易用的向导环境来设置和运行分析套件。图 1 中的图 像描述了借助这些向导轻松提供必要的分析输出的分步过程。利用这种新型向导，可以将测试设置所需 的时间从几小时或几天缩减至短短的几分钟。

           图 1:利用向导，即便您不是相关领域的专家，也能快速获得准确的结果。

布线前和布线后分析

随着项目设计的逐步深入，发现错误的时间越晚，纠正错误需要付出的代价就越大。将分析工作提前到 项目尽可能早的阶段可以节省大量成本。利用 HyperLynx PI 可以进行布线前和布线后分析。

布线前分析

在开始实际 Layout 之前，就可以使用 HyperLynx PI 展开分析。利用布线前编辑器，可以输入物理 PI 方案 并进行仿真。例如，图 2 显示了一块电路板外形，其中建议了一条分割线和一片空白区。可以对其进行 分析，从中找出问题，以及准确地确定给定的 PCB 电源和速度要求所需的去耦电容器真实数量。除了用于布线后分析以外，所有电源完整性功能也可用于布线前分析。这样就能在设计周期的早期阶段执行详细分析，并获得最大程度的“假设分析”灵活性。

图 2:布线前分析可以提供关于所提配电网络的宝贵信息。

布线后分析

一旦完成 Layout，在制作设计原型之前可以立即运行完整的电源完整性分析，从而在投入任何资金生产 第一个产品之前纠正存在的所有问题。

 配电网络噪声分析

找到并矫正影响配电网络 (PDN) 的噪声源可能非常困难。HyperLynx PI 极大地简化了这一任务，并且能够 精准地识别出需要注意的问题点。

仿真使用电流脉冲来模拟 I/O、核心和模块的加电/掉电电流需求。分析内容包括平面效应、去耦电容器 和缝合孔。结果将以图形方式呈现为如下图所示的详细噪声分布图。

                                 图 3:详细的噪声图可以帮助您查找问题区域。

直流压降分析 

在一些应用中连续使用超低直流电压的情况下，沿走线或电压平面的直流压降变得至关重要。在低压网 络上，甚至连 100 mV 的压降都无法承受。支离破碎或不连续的电源平面可能在“瓶颈部 位”产生过大的直流电流。此外，金属密度、 较大的管脚尺寸以及过孔也可能造成电流密度问题。软件使用简单的 VRM 和直流负载模型来计算电 流密度。如图 4 所示，结果将以图形方式显示， 以便轻松地找到和纠正热点。

图 4:压降分析有效地描绘出了问题点。

去耦分析

去耦电容器的布置通常依据的是“经验法则”，这些法则可能设定在电压很少(甚至只有一个)并且开关 速度较低的情况。现在，通过 HyperLynx PI，可以精确地确定去耦电容器的数量、位置以及每个旁路电容 器的电容值。

系统将提取整个去耦网络并以图形方式呈现为阻抗分布图。其中自动包含了电容器安装电感和平面电感 效应、介电效应，以及金属损耗。可以采用多种方式对电容器进行建模:使用简单的 C-ESL-ESR、SPICE 或 S 参数。

旁路分析

旁路分析与去耦分析非常相似。不过，旁路分析显示的是从信号过孔位置看到的输入阻抗，而不是阻抗 分布图。HyperLynx PI 提供了 Z 参数数据，以方便了解阻抗效应。或者，用户也可以通过查看 S 参数来了 解损耗效应。

电源完整性“智能检查”

HyperLynx PI 结合了一套非常先进的物理和电气 DRC 来快速识别 PI 问题。这种智能规则集可检查由于参考 平面变化引起的回流电流不连续性、间距和分割跨越以及其他关键检查项。该智能引擎能够理解旁路、 差分对返回路径和其他高级电路要求。

信号完整性

信号完整性 (SI) 分析是现代电子设计中不可或缺的一环。不断加快的边缘率在当今的 IC 中造成了有害的 高速效应，此类效应即使在低工作频率运行的 PCB 设计中也同样存在。随着驱动器 IC 的开关速度不断加 快，越来越多的电路板不断遭遇各种 信号退化问题，包 括串扰、过冲/下 冲、振铃、毛刺和 时序问题等等。当 性能退化变得极为 严重时，电路板可 能会失效。

硬件工程师、PCB设计人员和信号完整性专业人员都可以将 HyperLynx 与PADS 配合使用，这样无需进行长达数周的软件培训，就能轻松地获得仿真结果。最重要的是，一次获得正确的设计，从而避免代价巨大的过度设计，以及节省重复性 Layout、设计原型和实验室测试周期。

图 5:HyperLynx SI 包含面向 0 Hz 至数 GHz 级别信号范围的布线前和布线后信号完整性、时 序、串扰和 EMC 分析工具。

完整的 SI 和 EMC 分析套件

从最早的架构设计阶段一直到布线后验证阶段，利用 HyperLynx SI 可以解决整个设计周期内的各种高速 PCB 问题。这一过程同在实验室使用示波器或频谱分析仪一样简单，成本却不到后者的零头。HyperLynx SI 包含面向 0 Hz 至数 GHz 级别信号范围的布线前和布线后信号完整性、时序、串扰和 EMC 分析工具。

布线前分析

利用布线前仿真，您可以在早期 预测和消除信号完整性问题，实现主动约束布线，规划叠层，以 及在 Layout 之前优化时钟、关键信号拓扑和端接。直观的拖放式 传输线建模是提高您工作的一次 成功率的绝佳选择。

快速输入复杂的互连关系，包括 IC、走线、过孔、电缆、连接器 和无源元器件。

集成的二维和三维场解析器提供 了精确的建模和解空间探索。

布线后验证

利用布线后 SI 仿真，您可以在三个重要阶段分析信号完整性和时序:完成 PCB Layout 系统的元件布局后，完成关键网络布线后，以及对整个电路板进行详细布线后。批 处理仿真会自动扫描整个 PCB 上的大量网络，从而标记出 SI 和 EMC 热点。交互式分析则让您更进一步， 对批处理分析所发现的问题点进行仿真。您可以准确地预测任何走线拓扑和 IC 布局存在的波形串扰，并 向电路板设计人员展示违反串扰阈值的具体横截面。利用 DDRx 向导可以对 DDR、DDR2 和 DDR3 内存系 统(包括时序)进行完整的验证。

DDR 向导

借助 DDRx 向导，可以极快的速度设置仿真，从而节省时间，完成更多仿真，进而获得超越其他仿真器的 精度。使用滑动条和菜单可以轻松地设置参数。为时钟信号和地址/控制信号设置关联。按照点对点或点 对网络的方式设置激励，以支持定时偏移。可以配置读取和写入操作，以消除多余的无用结果。此外， 还可以保存配置，以便使用相同的参数直接重新运行仿真。

                  图 6:利用布线前串扰分析，您可以对间距、叠层和端接进行优化。

DDR2/DDR3 向导

图 7 中的向导还支持用于时钟信号和选通信号的 DDR3 时序调校，这对新型 fly-by 架构而言必不可少。它 能提供时序结果综合报告，包括完整的时序和 SI 分析以及建立时间和保持时间的通过/失败结果。此外 还包含建立时间和保持时间的 DT 降额。此项新功能适用于分析数据(源同步)和地址/控制信号(共同 时钟)。

     图 7:利用 DDRx 向导，用户可以快速设置和运行仿真。

混合式 PI/SI 协同仿真

HyperLynx 没有单独提供一套独立的 PI 工具，而是在所有工具之间提供非常紧密的集成。这一数据集成和 共享不仅确保数据不易出错，而且还能大幅缩短仿真时间。利用 PI/SI 协同仿真，信号完整性仿真可以生 成更为精确的过孔模型。过孔之间、过孔与整个电路板之间均可进行交互。IC、无源元器件和 PCB 走线 在电路仿真器中运行;过孔和平面则在 FDTD 仿真器中运行。

模拟和混合信号分析

PADS 包含简单易用、适合板级模拟仿真的集成式 SPICE 模拟器。可扩展的容量和性能可确保您的设计在 进入物理设计之前能够正常工作。将仿真模型直接导入到各设计中，以实现快速动态仿真，或者创建模 型库，以便对多项设计重复使用已知的有效模型。每个符号支持多种型号，您可以为设计选择性能最佳 的元器件。

使用不同电压、电流和温度条件，快速扫描大量的元器件值，并在不干扰初始原理图的情况下轻松地比较结果。使用 PADS 进行统计分析、蒙特卡洛分析和最坏情况分析，以预测可能的设计良率。在设计周期 的早期检测出功能问题可提供更多机会来研究替代电路拓扑以及控制元器件成本和制造良率。

热分析

PADS 与 HyperLynx Thermal 配合使用，在 对板进行早期热分析方面具有独到之 处。完成元件布局后，您就可以立即对 完成布局、部分完成布线或全部完成布 线的 PCB 设计进行板级别热问题分析。 利用温度分布图、梯度图和过温图，您 可以在设计流程的早期解决板和元器件过热问题。

PADS 热分析会考虑传导、对流和辐射冷 却效应，从而帮助您识别设计中的任何 潜在“热点”，并采取相应的措施。

图 8:通过热分析可以在简单易用的地图格式中快速识别问题区域。

面向解决方案的分析

使用 PADS ES 中提供的功能，PADS 就可 以分析单面板，双面板，以及包含不规则形状铜皮的多层板的热特性。要从元器件和高温区域传递热 量，您可以使用螺钉将 PCB 固定在散热片上，通过芯片风扇、导热垫或板边缘的楔形锁对其进行冷却。 您可以对重力、气压和气体流动方向等效应进行建模。PCB 可以置于带或不带热交换器的密封舱内，或 者置于带强制对流的开放式系统中。

设计规则检查

HyperLynx DRC 是一项与 PADS 紧密集成、并且可全面自定义的规则检查工具。它可以对不易仿真的复杂 设计规则进行验证，例如 EMI/EMC 规则。利用 23 项标准设计规则检查(针对跨越分割的走线、参考平面 更改、屏蔽和过孔等项目)，您可以快速、轻松、准确地找出电路板中存在的可能导致 EMI/EMC、信号完 整性和电源完整性问题的问题点。

HyperLynx DRC 可通过自动化对象模型 (AOM) 来访问数据库对象，并且允许对这些对象执行高级几何操 作。这样您就能以独特的方式访问设计数据库，并且允许开发多种类型的 DRC。借助 VBScript 和 JavaScript 支持，以及详尽的 AOM 和 DRC 编码标准文档、内置的脚本调试环境，用户可以立即编写自己的 DRC。

内置的 23 条标准设计规则检查 (DRC) 可以快速、轻松、准确地找出电路板中存在的可能导致 EMI/EMC、 信号完整性和电源完整性问题的问题点。设计人员可以单独或集体编写定制 DRC，并利用这些 DRC 全面 访问 Layout，包括叠层、层、平面、走线、过孔和管脚。此外，您还可以在执行检查时操纵和测量所需 的设计几何形状，从而创建多种“假设分析”方案。

使用 HyperLynx DRC 还可以发现其他问题，例如 IC 电源和接地管脚附近的高电感去耦电容器连接。即使平 面中没有任何分割，IC 中也需要使用去耦电容器来完成回流电流环路。

EMI问题与电源完整性和信号完整性都有关。设计不当的配电网络 (PDN) 会造成辐射发射，通常对应于PDN中的高阻抗点。对于信号而言，如果某个信号正在辐射能量，则还表明该能量没有到达接收器，因而 造成了信号完整性问题。此问题通常表现为边缘退化。信号和电源完整性问题往往通过分析和后续设计 更改来解决。解决 EMI 问题涉及到确保完整的电流环路，或者可通过仔细检验电路板来实现。检查电路 板上所有可能的 EMI 问题可能非常复杂并且耗时费力，使用自动化设计规则检查则可以让这一任务变得 更加切实可行。使用HyperLynx 并辅以细致的设计检查，可以确保您的 PCB 稳定、安静地运行，以及准时 交付产品。

为了最大限度减少跨越平面分割的走线所产生的辐射，一种常用的方法是在走线跨越附近使用去耦电容 器将平面缝合到一起。这种方法可以起到一定的效果，但必须指出的是，贴装的电容器无法在较宽的频 带保持低阻抗，因此无法完全消除辐射问题。

发现此类问题往往需要对 Layout 进行繁琐的人工设计检查。但使用 HyperLynx DRC 自动化设计规则检查工 具则可以快速找出这些问题。图 9 展示了一个示例。此类设计规则检查可以自动运行和自定义设置，检 查范围不仅限于跨越分割的走线，还包括了解两个平面之间的回流电流分布，以及检查缝合电容器。

图 9:本例中，HyperLynx DRC 识别出了一条跨越平面的走线。

设计即正确

其他任何一种 PCB 设计工具都无法实现与性能卓越的仿真和分析工具的独特集成。用户可在设计过程中 随时执行分析，并通过运行布线前仿真消除各种难题，缩短设计时间和降低成本。利用布线后仿真，可 以在建造任何设计原型之前对整个已完工的电路板进行验证。基于这些仿真来纠正问题所需的时间和成 本要远远少于研究设计原型无法工作的原因并寻找解决方案所需的时间和成本。

PADS 的独到之处在于，它与功能极其强大但却简单易用的 HyperLynx® 仿真和分析工具紧密集成。原理图 输入和电路板 Layout 将在 PADS 环境中进行。任何时候，即使在设计的早期阶段，用户都可以将原理图和 Layout 导入到 HyperLynx 中分析潜在的问题。HyperLynx 包含多种工具，可提供信号完整性分析、电源完 整性分析、热问题分析、EMI 分析、混合信号分析，以及完整的电气设计规则检查。此外，HyperLynx 还 非常易学易用。DDR 和 SERDES 仿真等许多功能还提供了向导来引导您完成操作过程。

有了 PADS 和 HyperLynx，当您的设计进入到设计原型阶段时，就意味着您的产品能够“设计即正确”。